mboost-dp1
unknown
En sølle ekstra dimension? Det giver da ikke Moores lov særlig meget længere levetid. Den eneste vej frem for at bevare Moores lov er ved at gøre ting mindre, eller bruge mange flere dimensioner.
Desuden er det største problem at slippe af med varmen, og dette bliver allerede gjort i 3 dimensioner.
*update*
SUK.
Har lige læst artiklen. De ved ikke engang hvad Moores lov er. Det er antallet af transistorer der bliver fordoble hver 3. måned, og ikke 'processing power of integrated circuits'.
Desuden er det største problem at slippe af med varmen, og dette bliver allerede gjort i 3 dimensioner.
*update*
SUK.
Har lige læst artiklen. De ved ikke engang hvad Moores lov er. Det er antallet af transistorer der bliver fordoble hver 3. måned, og ikke 'processing power of integrated circuits'.
Okay, læste lidt på Wikipedia. Ser ud som om at researcherne har ret, fra Wikipedia:
"Moore's law is the empirical observation that at our rate of technological development, the complexity of an integrated circuit, with respect to minimum component cost will double in about 24 months.".
Så spørgsmålet er så bare hvad kompleksiteten er. Det må have noget at gøre med hvor mange del komponenter der er, og hvordan de er forbundet.
I 2 dimensioner kan man højest have n + (n - 1)*(n -1) forbindleser hvor n er antallet af delkomponenter, og i 3D kan man have n! hvilket har exponential kompleksitet.
"Moore's law is the empirical observation that at our rate of technological development, the complexity of an integrated circuit, with respect to minimum component cost will double in about 24 months.".
Så spørgsmålet er så bare hvad kompleksiteten er. Det må have noget at gøre med hvor mange del komponenter der er, og hvordan de er forbundet.
I 2 dimensioner kan man højest have n + (n - 1)*(n -1) forbindleser hvor n er antallet af delkomponenter, og i 3D kan man have n! hvilket har exponential kompleksitet.
lean:
hehe du ved vist heller ikke hvad moores lov er :)
http://en.wikipedia.org/wiki/Moores_Law
The complexity for minimum component costs has increased at a rate of roughly a factor of two per year
edit:
Ahh i posting #2 havde du alligevel læst det :)
hehe du ved vist heller ikke hvad moores lov er :)
http://en.wikipedia.org/wiki/Moores_Law
The complexity for minimum component costs has increased at a rate of roughly a factor of two per year
edit:
Ahh i posting #2 havde du alligevel læst det :)
Der er dog et problem med min antagelse, og det er at forbindelserne er uendelig tynde. Hvis man giver dem tykkelse, kommer kompleksiteten selvfølgelig til at afhænge af de 3 dimensioner.
Tricket ville så være at lave forbindelserne utrolig tynde, men transistorerne store, og så bare lave et ekstra lag forbindelser når man skulle have størrere kompleksitet.
Tricket ville så være at lave forbindelserne utrolig tynde, men transistorerne store, og så bare lave et ekstra lag forbindelser når man skulle have størrere kompleksitet.
hmm... Så bør der også udvikles en ny form for køling. I dag har vi problemer med hotspots. Denne metode vil resultere i mere koncentrerede hotspots. Jeg mener at have læst et eller andet sted at fra den enkelte transistor og ud til chippens overflade kan være mere end 10 graders forskel. Så med denne metode kan det stige til 15-20 grader eller mere. Så det er tvivlsomt at se metoden i brug i andre processorer end i lavstrømsmodeller uden brug af nutidens kølemetoder.
#5 - Dreadnought
Der bliver skam også forsket i kølingsmetodik. Her et et eksempel på ekstrem køling, og her er et beregnet til køling af silicon-chips.
Der bliver skam også forsket i kølingsmetodik. Her et et eksempel på ekstrem køling, og her er et beregnet til køling af silicon-chips.
#1 en sølle ekstra dimension? Det gør da en enorm forskel om der er 2 eller 3 dimensioner... 10^2 = 100 og 10^3 = 1000, altså allerede ved en tænkt chip der indeholder 10 transistorer på hver led får du en faktor 10 flere transistorer ind i chippen. ved 100*100 får du en faktor 100 osv.
Jeg ved godt at det er yderst tænkt, og at der opstår en række nye problemer, men det er da noget pjat at sige at den ekstra dimension ikke betyder noget.
Jeg ved godt at det er yderst tænkt, og at der opstår en række nye problemer, men det er da noget pjat at sige at den ekstra dimension ikke betyder noget.
#7
Det tænkte jeg også på, at gøre opmærksom på, men da han udviste en voldsom uvidenhed, så gad jeg ikke.
Men jeg har alligevel et spørgsmål til lean:
Hvilken fjerde dimention vil du have de skal gøre brug af?
2D = Længde + Brede
3D = Længde + Brede + Højde
4D = Længde + Brede + Hæjde + Tid(?)
Eller havde du noget andet i tankerne, som den fjerde dimention, end tiden?
Det tænkte jeg også på, at gøre opmærksom på, men da han udviste en voldsom uvidenhed, så gad jeg ikke.
Men jeg har alligevel et spørgsmål til lean:
Hvilken fjerde dimention vil du have de skal gøre brug af?
2D = Længde + Brede
3D = Længde + Brede + Højde
4D = Længde + Brede + Hæjde + Tid(?)
Eller havde du noget andet i tankerne, som den fjerde dimention, end tiden?
#8 Tid er ikke en rummelig dimention, og du kan kalde den n'de dimention som du har lyst til at tilføre lige hvad du vil.
Problemet er bare at det endnu ikke er lykkedes nogen at bevise en 4. rummelig dimention, og slet ikke at manipulere med den.
De få(læs: mange, men meget ens) teorier der antager at der eksistere flere dimentioner, hvoraf stringteorierne er de mest kendte, har allesammen løsninger som realt betyder at de tilføjede dimentioner ikke "eksistere" andet end for stringene for at undgå at de implimentationer en 4. rummelig dimention har for vores umiddelbare opfattelse af universet.
(Det er korrekt at der findes systemer hvor tid medtages som en 4. dimention, navnligt Minkowsky's spacetime, men dette gøres udelukkende med omfattende reservationer. Den medtages ikke som en real rummelig dimention.)
#9 Utrolig så stor uvidenhed du kan fremlægge i så kort et post.
Problemet er bare at det endnu ikke er lykkedes nogen at bevise en 4. rummelig dimention, og slet ikke at manipulere med den.
De få(læs: mange, men meget ens) teorier der antager at der eksistere flere dimentioner, hvoraf stringteorierne er de mest kendte, har allesammen løsninger som realt betyder at de tilføjede dimentioner ikke "eksistere" andet end for stringene for at undgå at de implimentationer en 4. rummelig dimention har for vores umiddelbare opfattelse af universet.
(Det er korrekt at der findes systemer hvor tid medtages som en 4. dimention, navnligt Minkowsky's spacetime, men dette gøres udelukkende med omfattende reservationer. Den medtages ikke som en real rummelig dimention.)
#9 Utrolig så stor uvidenhed du kan fremlægge i så kort et post.
#11
Det er jeg klar over, men hvor pokker vil han så få en ekstra dimention fra? Vil han hente den i Fakta?
Det er jeg klar over, men hvor pokker vil han så få en ekstra dimention fra? Vil han hente den i Fakta?
#7
I dagens chip er der omkring 100 millioner transistorer. Hvis vi siger det er maksimum, betyder det at der er 10.000 på transistorer på hvert led. Hvis vi siger at antallet af transistorer bliver fordoblet på 24 måneder, så vil der gå 28 år før moores lov indhenter fordelen ved 3D. Hvis vi istedet siger at maksimum for transistorer i chips er 100 milliarder (langt over hvad vi tror der er muligt), vil det tage 36 år før moores lov overhæler.
Så 3D vil købes os omkring 30 år, før den ikke du'r til noget som helst mere.
Dette er selvfølgelig kun hvis man tæller antallet af transistorer og ikke antallet af bindeled mellem transistorer, som er den egentlige kompleksitet.
I dagens chip er der omkring 100 millioner transistorer. Hvis vi siger det er maksimum, betyder det at der er 10.000 på transistorer på hvert led. Hvis vi siger at antallet af transistorer bliver fordoblet på 24 måneder, så vil der gå 28 år før moores lov indhenter fordelen ved 3D. Hvis vi istedet siger at maksimum for transistorer i chips er 100 milliarder (langt over hvad vi tror der er muligt), vil det tage 36 år før moores lov overhæler.
Så 3D vil købes os omkring 30 år, før den ikke du'r til noget som helst mere.
Dette er selvfølgelig kun hvis man tæller antallet af transistorer og ikke antallet af bindeled mellem transistorer, som er den egentlige kompleksitet.
#6 Uden tvivl, men det kræves stadigt at de gør noget ved afstanden mellem transistorlaget og chippens overflade. Sådan som det er nu er den afstand mellem 0,5mm og 1mm.
Teknologien i det første link kan tvivlsomt håndtere den mængde varme en CPU kan producere. Det andet link er nok en mere brugbar kandidat, men nok kun til ekstrem high-end CPU'er til store clustere, da det indebærer kompressor køling.
Er der nogen der ved hvor nemt der at blande interconnects og transistorer i samme lag? 3D metoden burde kunne laves efter nogle få justeringer i produktionsmaskinerne.
Teknologien i det første link kan tvivlsomt håndtere den mængde varme en CPU kan producere. Det andet link er nok en mere brugbar kandidat, men nok kun til ekstrem high-end CPU'er til store clustere, da det indebærer kompressor køling.
Er der nogen der ved hvor nemt der at blande interconnects og transistorer i samme lag? 3D metoden burde kunne laves efter nogle få justeringer i produktionsmaskinerne.
Hold da op hvor er der mange herinde, der absolut ikke aner en kæft om hvad det er i plaprer løs om!
**off topic**
#17 so sue us? Stod på på forsiden man skulle være professor for at deltage i et offentligt tilgængelig fora?
**on topic**
jeg har ikke noget fornuftigt at bidrage til foraet med, af frygt for at lyde totalt uintelligent ;)
Men spændende læsning er det da i hvertfald =)
#17 so sue us? Stod på på forsiden man skulle være professor for at deltage i et offentligt tilgængelig fora?
**on topic**
jeg har ikke noget fornuftigt at bidrage til foraet med, af frygt for at lyde totalt uintelligent ;)
Men spændende læsning er det da i hvertfald =)
Det er vel hvad man kunne forvente, ikke just uventet. De nyeste motherboards har 8 lag PCB, de nyeste RAM bruger die-stacking for at forbinde alle celler og Intels 90nm process benytter 7 lag for at forbinde CPU'ens dele med hinanden med så kort en afstand som mulig.
Yderligere brug af den 3 dimension vil dog nok primært ses i forbindelse med et møde med "muren" da det pt. ikke løser nogle effekt-problemer.
Yderligere brug af den 3 dimension vil dog nok primært ses i forbindelse med et møde med "muren" da det pt. ikke løser nogle effekt-problemer.
#19
Ikke nok med at det ikke løser problemer med varmeophobning og deraf følgende højere modstand - det forværrer problemet. Kun de to yderste lag kan have direkte køling ud til koldere omgivelser, mens mellemlagene vil skulle afgive varmen til andre lag der selv producerer varme
Ikke nok med at det ikke løser problemer med varmeophobning og deraf følgende højere modstand - det forværrer problemet. Kun de to yderste lag kan have direkte køling ud til koldere omgivelser, mens mellemlagene vil skulle afgive varmen til andre lag der selv producerer varme
#6 Du er klar over at første link indebærer et superledende metal ikke? For den slags køling vil kun kunne køle fra omkring 5-20K (typisk kritisk temperatur for metallers superledning) og nedefter. Det andet link er mere relevant for emnet og temmeligt spændende efter min mening.
Kunne man forestille sig at man producerede chipsene med lodrette eller vandrette metalkanaler og bankede en god kraftig strøm igennem den. Elektronerne ville så pumpe varme bort. Spørgsmålet er om det ville være noget der battede...
Kunne man forestille sig at man producerede chipsene med lodrette eller vandrette metalkanaler og bankede en god kraftig strøm igennem den. Elektronerne ville så pumpe varme bort. Spørgsmålet er om det ville være noget der battede...
#21+#6 Jeg er ikke sikker på det vil være nogen god idé at benytte "superledningsmetoden" (eller hvad man nu skal kalde den) i en computerchip. For det første fordi man skal bruge en superleder (som #21 også skriver), men også fordi jeg tror man kommer til at lave en stor MOS-kapacitor, hvilket nok ikke vil være praktisk på en computerchip. Der er selvfølgelig allerede mange små MOS-kapacitorer i en computerchip, men hvis man vil køle hele chippen, kræver det formentlig en stor, som sandsyligvis vil påvirke hele chippen. Er dog enig i at idéen med mikrokanaler lyder ret sej!
Hmmm... Hvornår har nogen sidst designet noget i 2D? Er det ikke pr. definition umuligt at fremstille en fysisk genstand (IRL) der ikke har 3 dimensioner? Selv blyantsstreger på papir har 3 dimensioner!
Og ja, jeg ved godt det ikke var pointen, synes bare formuleringen af nyheden er uheldig.
Og ja, jeg ved godt det ikke var pointen, synes bare formuleringen af nyheden er uheldig.
#24 designet som sådan er 2D. At man så ikke kan lave en fysisk genstand som ikke er 3D, er en anden historie. En tegning på et stykke papir er 3D, som du siger, men illustrationen/designet som sådan er 2D, da du i designet ikke inddrager andet end akserne i planet.
#24 For at skære det ud i pap (i 2D), så er det irrelevant at betragte fx. et alm. puslespil i 3D, selvom brikkerne fylder 1mm noget i dybden.
Du bliver jo ikke bedre til at lægge brikkerne, hvis du kender deres dybde (bagside til forside).
Når de så kalder chipsene for 3D-chips, er vel fordi de anser dybden i chippen for en væsenlig faktor.
Du bliver jo ikke bedre til at lægge brikkerne, hvis du kender deres dybde (bagside til forside).
Når de så kalder chipsene for 3D-chips, er vel fordi de anser dybden i chippen for en væsenlig faktor.
Opret dig som bruger i dag
Det er gratis, og du binder dig ikke til noget.
Når du er oprettet som bruger, får du adgang til en lang række af sidens andre muligheder, såsom at udforme siden efter eget ønske og deltage i diskussionerne.
- Forside
- ⟨
- Forum
- ⟨
- Nyheder
Gå til bund